マイクロコンピュータ

発明者： ,
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-080843
公開番号（公開出願番号）：特開平10-275140
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：

【要約】【課題】高機能化に伴いプログラム格納用メモリの容量が増大しても消費電力の増加を抑制可能なマイクロコンピュータを提供する。【解決手段】メモリ回路1が、高速動作対応の高速モードプログラムを格納した高速ROM11と、低速動作対応の低速モードプログラムを格納しこの低速モード対応のプログラムアドレスで読出す低速ROM12とを備える。低速動作時には高速ROM11の動作を停止させる動作指示信号Eを出力するメモリ制御器3を備える。

請求項（抜粋）：

プログラムを格納したプログラムメモリと、前記プログラムメモリからプログラムを読出すためのプログラムアドレスを設定するプログラムカウンタと通常の高速動作対応の高速モードと待機時を含む低速動作対応の低速モードとのいずれか一方を設定し動作モード信号を出力する動作モード設定レジスタとを備える中央処理装置と、前記動作モード信号の設定値に応答して前記高速モード対応の高速クロック信号と前記低速モード対応の低速クロック信号とのいずれか一方を選択し動作クロックとして出力する動作スピード制御回路とを備えるマイクロコンピュータにおいて、前記プログラムメモリが、前記高速動作対応の高速モードプログラムを格納し前記高速モード対応の予め定めた第1の範囲の前記プログラムアドレスで読出す高速動作メモリと、前記低速動作対応の低速モードプログラムを格納し前記低速モード対応の予め定めた第2の範囲の前記プログラムアドレスで読出す低速動作メモリとを備え、前記低速動作時には前記高速動作メモリの動作を停止させる高速動作停止信号を出力するメモリ動作制御手段を備えることを特徴とするマイクロコンピュータ。

IPC (3件)：

G06F 15/78 510 , G06F 12/06 515 , G11C 17/00

FI (3件)：

G06F 15/78 510 P , G06F 12/06 515 H , G11C 17/00 C

引用特許：

審査官引用 (4件)

特開昭62-031086
特開平2-007296
特開平4-368173

全件表示

前のページに戻る