ダイナミック型半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-356766
公開番号（公開出願番号）：特開平5-182457
出願日： 1991年12月26日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】SGT並の小型セルサイズと高い信頼性を持ったDRAMを提供することを目的とする。【構成】p型シリコン基板11にゲート酸化膜14を介してワード線15が形成され、ワード線15を挟んで各メモリセル領域にn型拡散層19,20が形成され、n型拡散層20に接続されたビット線21が配設され、n型拡散層19に接続されて酸化膜16,17で覆われたワード線15上に重なる蓄積ノード電極22が形成され、この蓄積ノード電極22上にキャパシタ酸化膜24を介してプレート電極25が配設されたスタックトキャパシタ構造であって、ワード線15に沿って基板に溝18が形成され、n型拡散層19はこの溝18の側壁部に形成されて、蓄積ノード電極22はこの側壁部でn型拡散層19に接続される。

請求項（抜粋）：

第1導電型半導体基板上にゲート絶縁膜を介して形成されて一方向に連続するワード線となるゲート電極と、このゲート電極を挟んで各メモリセル領域に形成された第2導電型の第1および第2の拡散層と、前記第1の拡散層にコンタクトして前記ワード線と交差する方向に連続的に配設されたビット線と、前記第2の拡散層にコンタクトして絶縁膜で覆われた前記ワード線上に引き出された蓄積ノード電極と、この蓄積ノード電極上にキャパシタ絶縁膜を介して配設されたプレート電極とを有するダイナミック型半導体記憶装置において、前記ワード線に沿って前記基板に溝が形成され、前記第2の拡散層はこの溝の側壁部に形成されて、前記蓄積ノード電極はこの側壁部で第2の拡散層にコンタクトして前記ワード線上に引出されていることを特徴とするダイナミック型半導体記憶装置。

引用特許：

審査官引用 (3件)

特開平1-092994
特開平2-312270
特開平3-166760

前のページに戻る