特許
J-GLOBAL ID：200903017143720158
電界効果トランジスタの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大胡 典夫
公報種別：公開公報
出願番号（国際出願番号）：特願平7-220300
公開番号（公開出願番号）：特開平9-064065
出願日： 1995年08月29日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】 低ドレイン電流領域において低歪で飽和出力が大きく、信頼性の優れたマイクロ波電力用MESFETの製造。【解決手段】 GaAs半絶縁性基板10に選択的にイオン注入を施して、不純物層を形成しその一部を選択的にエッチングし凹部17を形成する工程と、熱処理を施す工程と、前記凹部17を含む不純物層表面に選択的にイオン注入を施し不純物層を形成する工程と、前記凹部を含むGaAs表面に絶縁膜19を形成し前記凹部底面のゲート形成予定域に開口フォトレジストマスクを形成しその開口部の絶縁膜を反応性イオンエッチングし除去する工程と、不純物層を熱処理し前記凹部底部の絶縁膜開口部18を介してゲート電極15を形成することを特徴とする電界効果トランジスタの製造方法。
請求項（抜粋）：
化合物半導体基板上に形成されたソース領域及びドレイン領域と、前記ソース領域及びドレイン領域との間に形成されたチャネル領域と、前記チャネル形成領域内に形成されたリセスと、前記リセス内底部に形成されたゲート電極とを具備して構成されるMES型電界効果トランジスタの製造方法において、 化合物半導体表面にチャネルを形成するにあたり、前記化合物半導体表層に選択的に第1のイオン注入を施し第1の不純物層を形成する工程と、前記第1の不純物層にエッチングを施して浅いテーパ角の凹部を形成する工程と、前記凹部を含む第1の不純物層に第2のイオン注入を施し第2の不純物層を形成する工程と、前記凹部を含む化合物半導体表層に絶縁膜を堆積させる工程と、前記凹部の底面のゲート形成予定域にゲートパターンを開口したフォトレジストマスクを形成する工程と、前記開口部の絶縁膜を反応性イオンエッチングにより除去する工程と、前記第2の不純物層を活性化すると同時に前記反応性イオンエッチングの加工ダメージを緩和するための熱処理を施す工程と、前記を凹部底部の絶縁膜開口部を介してゲート電極を形成する工程を特徴とする電界効果トランジスタの製造方法。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 21/306
H01L 29/80 F
, H01L 21/306 Q
