特許

J-GLOBAL ID：200903017161570309

半導体パッケージの製造方法

発明者： 清水 満晴 ,  依田 稔久
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 綿貫 隆夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-241475
公開番号（公開出願番号）：特開平9-082837
出願日： 1995年09月20日
公開日（公表日）： 1997年03月28日
要約：

【要約】【課題】 配線パターンのボンディング部の接続性を向上させ、信頼性の高い半導体パッケージが確実に得られるようにする。【解決手段】 キャビティ26を形成する孔と前記孔の周縁部にボンディング部を有する配線パターン16とが設けられた複数の回路基板10aを接着シート14を用いて積層するとともに、これらの回路基板の最外層にキャビティを密閉する基板10bを接着シートにより積層することにより積層体を形成し、該積層体に前記配線パターンと外部接続端子とを接続するための貫通孔を設け、該貫通孔にめっきを施した後、前記キャビティ26の上面を密閉している基板10bにキャビティを形成するための開口を形成する半導体パッケージの製造方法において、前記各回路基板10aに設けられた前記配線パターン16のボンディング部に保護被膜30aを被覆した後、前記回路基板10aを積層し、前記キャビティ26を開口した後、前記保護被膜30aを除去することを特徴とする。

請求項（抜粋）：

キャビティを形成する孔と前記孔の周縁部にボンディング部を有する配線パターンとが設けられた複数の回路基板を各回路基板間に接着シートを介在させて積層するとともに、これらの回路基板の最外層に前記複数層の回路基板によって形成されたキャビティを密閉する基板を接着シートを介して積層することにより積層体を形成し、該積層体に前記配線パターンと外部接続端子とを接続するための貫通孔を設け、該貫通孔にめっきを施した後、前記キャビティの上面を密閉している基板にキャビティを形成するための開口を形成する半導体パッケージの製造方法において、前記各回路基板に設けられた前記配線パターンのボンディング部に保護被膜を被覆した後、前記回路基板を積層し、前記キャビティを開口した後、前記保護被膜を除去することを特徴とする半導体パッケージの製造方法。

IPC (4件)：

H01L 23/12 ,  H01L 23/10 ,  H01L 27/00 301 ,  H05K 3/46

FI (5件)：

H01L 23/12 N ,  H01L 23/10 C ,  H01L 27/00 301 C ,  H05K 3/46 Q ,  H05K 3/46 G