特許
J-GLOBAL ID：200903017168240487
半導体装置およびその製造方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-099301
公開番号（公開出願番号）：特開平5-299563
出願日： 1992年04月20日
公開日（公表日）： 1993年11月12日
要約：
【要約】【目的】 パッケージの下面領域も有効利用することができる表面実装型の樹脂封止パッケージを備えている半導体装置およびその製造方法を提供する。【構成】 ペレット12、タブ4A、インナリード8A、8B、8C群およびワイヤ13群を樹脂封止する樹脂封止パッケージ14を備えている半導体装置において、インナリード8A、8B、8C群が互いに絶縁された状態で、かつ、各段の先端部9A、9B、9Cが径方向にずらされた状態で、階段状に積層されているとともに、これら先端部9A、9B、9Cに前記ワイヤ13の一端部がボンディングされることにより、前記半導体ペレットに電気的に接続されており、他方、各インナリードに連設されたアウタリード6A、6B、6Cのそれぞれは、その実装面が樹脂封止パッケージ14の実装面においてマトリックス状に配列されて、略同一面になるように露出されている。
請求項（抜粋）：
電子回路が作り込まれている半導体ペレットと、半導体ペレットがボンディングされているタブと、タブの周囲に放射状に配線されている複数本のインナリードと、各インナリードと半導体ペレットとの間にそれぞれ橋絡されているワイヤ群と、各インナリードにそれぞれ一体的に連設されているアウタリード群と、前記半導体ペレット、タブ、インナリード群およびワイヤ群を樹脂封止する樹脂封止パッケージとを備えている半導体装置において、前記インナリード群が互いに絶縁された状態で、かつ、各段の先端部が径方向にずらされた状態で、階段状に積層されているとともに、これら先端部に前記ワイヤの一端部がボンディングされることにより、前記半導体ペレットに電気的に接続されており、他方、前記アウタリードのそれぞれは、その一主面が前記樹脂封止パッケージの一主面においてマトリックス状に配列されて、その主面と略同一面になるように露出されていることを特徴とする半導体装置。
IPC (2件)：
前のページに戻る
