特許

J-GLOBAL ID：200903017206852556

半導体記憶回路

発明者： 相本 代志治 ,  竹島 俊夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-003443
公開番号（公開出願番号）：特開平5-205464
出願日： 1992年01月13日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】短時間かつ容易に、メモリセルの信頼性試験,動作マージン試験が実施できるようにする。【構成】プレート電圧発生回路10を、直列接続された2つの可変抵抗回路11,12と、これら可変抵抗回路11,12の抵抗値を抵抗制御信号により切換える切換制御回路13とを備えた構成とする。可変抵抗回路11,12の直列接続点からVcc/2より高いプレート電圧Vp及び低いプレート電圧Vpを出力しメモリセルのプレート節点Pへ供給する。

請求項（抜粋）：

ソース,ドレインの一方をビット線に接続しゲートを対応するワード線に接続してオン,オフするトランジスタ、及び一端をこのトランジスタのソース,ドレインの他方に接続し他端をプレート節点とする容量素子をそれぞれ含む複数のメモリセルと、一端に所定のレベルの電圧が供給され他端を前記プレート節点に接続し第1の制御信号に従ってこれら両端間の抵抗値を複数段に切換える第1の可変抵抗回路、一端を前記プレート節点に接続し他端を基準電位点に接続し第2の制御信号に従ってこれら両端間の抵抗値を複数段に切換える第2の可変抵抗回路、並びにテスト信号が非能動レベルのときは前記第1及び第2の可変抵抗回路の両端間を互いに等しい抵抗値となるように制御し前記テスト信号が能動レベルのときは前記第1及び第2の可変抵抗回路の両端間を抵抗制御信号に従って互いに異なる抵抗値になるように制御する前記第1及び第2の制御信号を発生する切換制御回路を含み前記プレート節点に前記テスト信号及び抵抗制御信号に応答したプレート電圧を供給するプレート電圧発生回路とを有することを特徴とする半導体記憶回路。

IPC (2件)：

G11C 11/401 ,  G11C 29/00 303

引用特許：

審査官引用 (3件)

• 特開平2-003148
  
• 特開昭63-306591
  
• 特開昭63-239683