特許
J-GLOBAL ID：200903017219021823
半導体集積回路装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平5-142280
公開番号（公開出願番号）：特開平6-349940
出願日： 1993年06月14日
公開日（公表日）： 1994年12月22日
要約：
【要約】【目的】 SOI基板の表面をU溝で絶縁分離して素子を形成する半導体集積回路装置において、U溝の底部の歪みを緩和し、結晶欠陥の発生を抑制する。【構成】 SOI基板のシリコン層3およびエピタキシャル層7をエッチングして下層の酸化シリコン膜2に達する素子分離用のU溝17を形成する際、U溝17の底部の酸化シリコン膜2を等方性エッチングしてシリコン層3との界面にアンダーカット部Uを形成する。このアンダーカット部Uは、SOI基板を熱処理してU溝17の側面に酸化シリコン膜を形成する際にU溝17の底部で発生する歪みを吸収、緩和する。
請求項（抜粋）：
シリコン基板上に酸化シリコン膜を介してシリコン層を形成したSOI基板の前記シリコン層にU溝を形成し、前記U溝によって絶縁分離された前記シリコン層の活性領域に半導体素子を形成する半導体集積回路装置の製造方法であって、前記シリコン層をエッチングしてその下層の前記酸化シリコン膜に達するU溝を開孔する際、前記U溝の底部の前記酸化シリコン膜をアンダーカットすることを特徴とする半導体集積回路装置の製造方法。
IPC (2件)：
前のページに戻る
