特許
J-GLOBAL ID：200903017220170379
半導体素子のゲート酸化膜の形成方法
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-099311
公開番号（公開出願番号）：特開平5-299664
出願日： 1992年04月20日
公開日（公表日）： 1993年11月12日
要約：
【要約】 (修正有)【目的】 シリコン窒化膜の形成時にシリコン酸化膜を厚く形成しておき、基板上の結晶欠陥を低減することにより、ゲート酸化膜の破壊耐圧の向上を図る。【構成】 半導体素子のゲート酸化膜の形成方法において、シリコン基板11上に第1のシリコン酸化膜13を形成し、メモリセルを形成する領域Bの第1のシリコン酸化膜13を除去し、第2のシリコン酸化膜15を形成し、第1の多結晶シリコン膜17を形成し、周辺回路を形成する領域Aの第1の多結晶シリコン膜を除去する工程と、第3のシリコン酸化膜18を該多結晶シリコン膜上に形成し、シリコン窒化膜19を形成し、周辺回路を形成する領域Aのシリコン窒化膜と前記第1及び第2のシリコン酸化膜16を除去し、第4のシリコン酸化膜20を形成し、第2の多結晶シリコン膜21を形成する。
請求項（抜粋）：
(a)シリコン基板上に第1のシリコン酸化膜を形成する工程と、(b)メモリセルを形成する領域のシリコン酸化膜を除去する工程と、(c)第2のシリコン酸化膜を形成する工程と、(d)第1の多結晶シリコン膜を形成する工程と、(e)周辺回路を形成する領域の第1の多結晶シリコン膜を除去する工程と、(f)第3のシリコン酸化膜を該多結晶シリコン膜上に形成する工程と、(g)シリコン窒化膜を形成する工程と、(h)周辺回路を形成する領域のシリコン窒化膜と前記第1及び第2のシリコン酸化膜を除去する工程と、(i)第4のシリコン酸化膜を形成する工程と、(j)第2の多結晶シリコン膜を形成する工程とを順次施す半導体素子のゲート酸化膜の形成方法。
IPC (4件)：
H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 21/318
H01L 29/78 371
, H01L 27/10 434
