開発用エミュレータのトレース回路

発明者：
出願人/特許権者： ,
代理人 (1件)：清水守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-093599
公開番号（公開出願番号）：特開平10-289127
出願日： 1997年04月11日
公開日（公表日）： 1998年10月27日
要約：

【要約】【課題】エバチップ外部にデータを出力させるための端子数の低減を図ることができる開発用エミュレータのトレース回路を提供する。【解決手段】開発用エミュレータのトレース回路において、ターゲットチップのコア内部データA,Bが入力されるマルチプレクサ回路4と、このマルチプレクサ回路4に接続されるエバリュエーションチップ出力端子と、このエバリュエーションチップ出力端子に接続されるエミュレータ内部に用意されたトレース用メモリ5とを設ける。

請求項（抜粋）：

(a)ターゲットチップのコア内部データが入力されるマルチプレクサ回路と、(b)該マルチプレクサ回路に接続されるエバリュエーションチップ出力端子と、(c)該エバリュエーションチップ出力端子に接続されるエミュレータ内部に用意されたトレース用メモリとを具備することを特徴とする開発用エミュレータのトレース回路。

IPC (2件)：

G06F 11/28 310 , G06F 9/44

FI (2件)：

G06F 11/28 310 A , G06F 9/44

前のページに戻る