特許

J-GLOBAL ID：200903017226186765

半導体装置

発明者： 渡邊 喜治
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-327936
公開番号（公開出願番号）：特開平5-167004
出願日： 1991年12月12日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 チップ・オン・チップにした半導体装置に関し、重ね合わせる半導体チップ間の間隙を小さくすることを目的とする。【構成】 第1の半導体チップ1上にバンプ3により半導体チップ1と回路接続された第2の半導体チップ2を有し、第1または第2ここでは第1の半導体チップ1に対してバンプ3は、半導体チップ1の配線層のバンプ3と接続する配線12を過って半導体チップ1に設けられた窪み11にバンプ3の一部が入り込んで、窪み11の斜面に露出する配線12の端面に接続されているように構成する。窪み11はV溝または四角錐溝にする。バンプ3は、窪み11の斜面上に形成された導電体膜(図示省略)を介して配線12の端面に接続されても良い。

請求項（抜粋）：

第1の半導体チップ上にバンプにより該半導体チップと回路接続された第2の半導体チップを有し、前記第1または第2の半導体チップに対して前記バンプは、該半導体チップの配線層の該バンプと接続する配線を過って該半導体チップに設けられた窪みに該バンプの一部が入り込んで、該窪みの斜面に露出する該配線の端面に接続されていることを特徴とする半導体装置。

IPC (4件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/321

FI (2件)：

H01L 25/08 B ,  H01L 21/92 B