液晶表示素子および液晶表示素子の駆動方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：大前要
公報種別：公開公報
出願番号（国際出願番号）：特願平11-272112
公開番号（公開出願番号）：特開2001-091973
出願日： 1999年09月27日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】耐圧の低いトランジスタ等を用い得るようにして、容易に高解像度化できるようにする。【解決手段】画素部の各画素には、信号線101と走査線102とに接続された画素選択スイッチ素子103が設けられている。画素選択スイッチ素子103は、メモリ容量104および液晶書き込みスイッチ素子105に接続されている。液晶書き込みスイッチ素子105は、補助容量106および画素電極107に接続されている。メモリ容量104への画像信号電圧の印加は、画素選択スイッチ素子103がON、液晶書き込みスイッチ素子105がOFFのときに行われ、画素電極107への画像信号電圧の印加は、1画面分の画像信号電圧が各メモリ容量104に保持された後に、液晶書き込みスイッチ素子105がONのときに、対向電極110へのバイアス電圧の印加と同期して行われる。

請求項（抜粋）：

各画素ごとに対応して設けられた画素電極と、上記画素電極に対向して設けられた対向電極と、上記画素電極と上記対向電極との間に設けられた液晶層と、上記各画素ごとに対応して設けられ、画像信号電圧を断接する画素選択スイッチング手段とを備えた液晶表示素子において、上記各画素選択スイッチング手段から出力される画像信号電圧を保持する保持手段と、上記各保持手段と上記各画素電極との間に設けられ、上記各保持手段に1画面分の各画像信号電圧が保持された後に、上記保持された各画像信号電圧を上記各画素電極に印加する書き込みスイッチング手段と、上記各画素電極への上記各画像信号電圧の印加に同期して、上記対向電極に所定のバイアス電圧を印加する対向電極電源と、を備えたことを特徴とする液晶表示素子。

IPC (6件)：

G02F 1/1368 , G02F 1/133 550 , G09F 9/30 338 , G09G 3/20 621 , G09G 3/20 624 , G09G 3/36

FI (6件)：

G02F 1/133 550 , G09F 9/30 338 , G09G 3/20 621 B , G09G 3/20 624 B , G09G 3/36 , G02F 1/136 500

Fターム (45件)：

2H092JA24 , 2H092JB13 , 2H092JB42 , 2H092JB67 , 2H092QA06 , 2H092QA07 , 2H092RA05 , 2H093NA16 , 2H093NA33 , 2H093NB29 , 2H093NC18 , 2H093NC34 , 2H093NC35 , 2H093NC40 , 2H093ND38 , 2H093ND43 , 2H093NF04 , 2H093NF05 , 2H093NG02 , 2H093NG11 , 5C006AC25 , 5C006BB16 , 5C006BC03 , 5C006BC06 , 5C006FA46 , 5C080AA10 , 5C080BB05 , 5C080DD07 , 5C080FF11 , 5C080JJ02 , 5C080JJ05 , 5C080KK02 , 5C080KK43 , 5C094AA05 , 5C094AA24 , 5C094AA31 , 5C094AA53 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DB01 , 5C094DB04 , 5C094EA04 , 5C094EA10 , 5C094GA10

引用特許：

審査官引用 (2件)

特開平3-077922
特開昭57-120992

前のページに戻る