特許
J-GLOBAL ID：200903017238968513
チャネル装置制御方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小笠原 吉義 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-224509
公開番号（公開出願番号）：特開平11-065988
出願日： 1997年08月21日
公開日（公表日）： 1999年03月09日
要約：
【要約】【課題】チャネル装置に接続または内蔵されたI/Oキャッシュを持つデータ処理システムにおけるチャネル装置制御方法に関し,CPUの処理性能を低下させず,かつI/Oキャッシュを有効に利用して高いDMA性能を得ることができるようにする。【解決手段】チャネル装置5内のパージコマンドレジスタ502に,CPU1から直接パージすべきパージアドレスおよびパージ指示をライトできるようにすることにより,I/Oキャッシュ6の無効化(パージ)を,CPU1からチャネル装置5へのソフトウェアによる明示的アクセスによって行い,ハードウェア的なパージコマンドの自動発行は行わない。
請求項（抜粋）：
CPUと,メモリ装置と,チャネル装置と,前記チャネル装置に接続または内蔵され,DMA転送時に動作するキャッシュメモリとを持つデータ処理システムにおけるチャネル装置制御方法において,前記キャッシュメモリの無効化を,前記CPUから前記チャネル装置への特定レジスタへの明示的ライトにより行うことを特徴とするチャネル装置制御方法。
IPC (2件)：
G06F 13/28 310
, G06F 13/12 330
G06F 13/28 310 J
, G06F 13/12 330 T
