特許

J-GLOBAL ID：200903017254178697

半導体集積回路およびその作製方法

発明者： 大谷 久
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：公開公報
出願番号（国際出願番号）：特願平9-157651
公開番号（公開出願番号）：特開平10-056184
出願日： 1997年05月30日
公開日（公表日）： 1998年02月24日
要約：

【要約】【課題】 薄膜トランジスタ(TFT)の回路において、高耐圧のTFTと高速動作が可能なTFTを有する半導体集積回路およびそのような回路を作製するための方法を提供する。【解決手段】 高速動作の必要なTFT(例えば論理回路に用いられるTFT)と高耐圧の必要なTFT(例えば高電圧信号のスイッチングに用いられるTFT)のゲイト絶縁膜とチャネル長を調節する。

請求項（抜粋）：

基板上に形成された第1および第2の薄膜トランジスタを有し、第1の薄膜トランジスタのゲイト電極に印加される電圧の変動幅が第2の薄膜トランジスタのゲイト電極に印加される電圧の変動幅より小さく、かつ、第1の薄膜トランジスタのゲイト絶縁膜の厚さは第2の薄膜トランジスタのゲイト絶縁膜の厚さの80%以下であることを特徴とする半導体集積回路。

IPC (2件)：

H01L 29/786 ,  H01L 21/336

FI (7件)：

H01L 29/78 612 B ,  H01L 29/78 613 Z ,  H01L 29/78 613 B ,  H01L 29/78 614 ,  H01L 29/78 616 A ,  H01L 29/78 617 J ,  H01L 29/78 627 F