特許
J-GLOBAL ID：200903017260386510
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平10-236135
公開番号（公開出願番号）：特開平11-195712
出願日： 1998年08月21日
公開日（公表日）： 1999年07月21日
要約：
【要約】【課題】容易に基板電位をシリコン層の表面側からとることができる半導体装置およびその製造方法を提供する。【解決手段】シリコン基板1の上に埋込酸化膜3を介してシリコン層4が配置され、シリコン層4がトレンチ5にてシリコン島8に区画され、トレンチ5におけるシリコン層4の表面が側壁用酸化膜6に覆われ、シリコン島8にLDMOSトランジスタQ1,Q2が形成されている。埋込酸化膜2の下に基板電位印加用の第1の不純物ドープトポリシリコン層2が配置されるとともに、トレンチ5内に第1の不純物ドープトポリシリコン層2に繋がる第2の不純物ドープトポリシリコン層7が配置され、さらに、シリコン層4の表面側に第2の不純物ドープトポリシリコン層7に繋がる基板電位印加用電極19a,19bが配置され、電極19a,19bはトランジスタQ1のソース電極17a,17bと接続されている。
請求項（抜粋）：
半導体基板の上に埋込酸化膜を介して配置された半導体層がトレンチにて半導体島に区画されるとともにトレンチにおける前記半導体層の表面が側壁用酸化膜に覆われ、前記半導体島に半導体素子が形成された半導体装置であって、前記埋込酸化膜の下に基板電位印加用の第1の不純物拡散半導体層を配置するとともに、前記トレンチ内に前記側壁用酸化膜により前記半導体島と電気分離されて形成されるとともに第1の不純物拡散半導体層に繋がる第2の不純物拡散半導体層を配置し、さらに、前記半導体層の表面側に前記第2の不純物拡散半導体層に繋がる基板電位印加用電極を配置したことを特徴とする半導体装置。
IPC (4件)：
H01L 21/8234
, H01L 27/088
, H01L 21/762
, H01L 29/786
H01L 27/08 102 A
, H01L 21/76 D
, H01L 29/78 621
, H01L 29/78 622
, H01L 29/78 626 C
