特許

J-GLOBAL ID：200903017273510066

多値読出専用記憶装置およびその駆動方法

発明者： 久保田 靖
出願人/特許権者： シャープ株式会社
代理人 (1件)： 青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-162045
公開番号（公開出願番号）：特開平7-057480
出願日： 1993年06月30日
公開日（公表日）： 1995年03月03日
要約：

【要約】【目的】 簡単に作製でき、プロセスマージンを広げることができ、読み出しを高速化できる上、面積増大を抑えて実用に供することができる多値読出専用記憶装置を提供する。【構成】 1つのメモリセルブロックMCG内に、チャネル長と閾値電圧とをそれぞれ2種類設定することによって構成された4種類のメモリセルトランジスタTRa,TRb,TRc,TRdおよび選択用トランジスタSTが設けられ、同一のワード線WL0によって駆動される。1つのメモリセルブロックMCG内の各メモリセルトランジスタの一方の端子はそれぞれ異なるデータ線DL0,DL1,DL2,DL3に接続される一方、上記各メモリセルトランジスタの他方の端子は選択用トランジスタSTの一方の端子に共通に接続されている。選択用トランジスタSTの他方の端子は接地されている。

請求項（抜粋）：

チャネル長と閾値電圧とをそれぞれ2種類設定することによって構成された4種類のメモリセルトランジスタと、1個の選択用トランジスタとを含むメモリセルブロックを、ワード線とデータ線の交差箇所に行列状に配したメモリセルアレイを有する多値読出専用記憶装置であって、1つの上記メモリセルブロック内の各メモリセルトランジスタおよび選択用トランジスタは同一のワード線によって駆動され、1つの上記メモリセルブロック内の各メモリセルトランジスタの一方の端子はそれぞれ異なるデータ線に接続される一方、上記各メモリセルトランジスタの他方の端子は上記選択用トランジスタの一方の端子に共通に接続され、上記選択用トランジスタの他方の端子は接地されていることを特徴とする多値読出専用記憶装置。

IPC (3件)：

G11C 16/04 ,  H01L 21/8246 ,  H01L 27/112

FI (2件)：

G11C 17/00 305 ,  H01L 27/10 433