特許
J-GLOBAL ID：200903017282419322
半導体装置の実装構造、実装用基板および実装状 態の検査方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-228933
公開番号（公開出願番号）：特開平10-074800
出願日： 1996年08月29日
公開日（公表日）： 1998年03月17日
要約：
【要約】【課題】 半導体装置と基板との接続状態を容易に検査する。【解決手段】 半導体チップ1は、外部電極2上に形成されたはんだバンプ3を介して配線基板4上に形成された2つの実装用パッド5aおよび5bに接続されている。半導体チップ1上に形成された外部電極2の一つに対応するように配線基板4上に設けられた2つの実装用パッド5aおよび5bは、内部配線7によって別々の外部パッド6aおよび6bに接続されている。実装用パッド5aおよび5bは、半導体チップ1と配線基板4との接続状態が良好であれば、はんだバンプ3を介して互いに接続されている。したがって、実装用パッド5aおよび5bと接続された外部パッド6aおよび6bとの間の導通状態を検査することによって、はんだバンプ3が実装用パッド6aおよび6bに確実に接続されていることを確認することができる。
請求項（抜粋）：
半導体装置を基板に実装する実装構造であって、半導体装置上に形成される外部電極の一つに対して、少なくとも2つ以上に分割された実装用パッドを対応させて基板上に設け、前記外部電極をはんだバンプを介して前記実装用パッドに接続することを特徴とする半導体装置の実装構造。
IPC (3件)：
H01L 21/60 311
, H01L 21/66
, H01L 23/12
H01L 21/60 311 S
, H01L 21/66 R
, H01L 23/12 Q
