特許
J-GLOBAL ID：200903017293167112
強誘電体メモリ
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
石田 敬 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-514630
公開番号（公開出願番号）：特表平9-508240
出願日： 1995年10月26日
公開日（公表日）： 1997年08月19日
要約：
【要約】不揮発性集積回路メモリ(10、11、100、200)であって、メモリセル(10、11)は第1チャンネル領域(44A)の上に重ねて形成された第1トランジスタゲート(19、36)、第2チャンネル領域(44B)の上に重ねて形成された強誘電体材料(48)、及び第3チャンネル領域(44C)の上に重ねて形成された第2トランジスタゲート(23、37)含む。チャンネル領域(44A、44B、44C)は直列に接続されると共に、好ましくは単一の半導電性チャンネル(44)の隣接する部分を形成する。第1チャンネル領域(44A)は強誘電体材料の強制電圧の20%から50%のプレート電圧に接続される。センス増幅器(110)はビットライン(108)を介して第3チャンネル領域(44C)に接続される。センス増幅器が上昇する以前に第3チャンネル領域を遮断することによって、メモリセルのロッジク“1”の状態を読み出した後のビットラインの上昇が強誘電体材料を妨害するのを防止する。
請求項（抜粋）：
不揮発性集積回路メモリ(100、200)用メモリセル(10、11)であって、 第1半導電性チャンネル領域(44A)を含み、この第1半導電性チャンネル領域に於いて、この第1半導電性チャンネル領域を介して流れる電流を制御するトランジスタ作用を行う第1トランジスタ手段(12、63)と、 第2半導電性チャンネル領域(44B)を含み、この第2半導電性チャンネル領域に於いて、この第2半導電性チャンネル領域を介して流れる電流を制御するトランジスタ作用を行うと共に、第1分極状態(A)及び第2分極状態(B)に存在し得る強誘電体材料(28、48)と、前記強誘電体材料の分極状態を制御する強誘電体ゲート手段(27、38)を更に含む強誘電体トランジスタ手段(16、66)と、 第3半導電性チャンネル(44C)を含み、この第3半導電性チャンネル領域に於いて、この第3半導電性チャンネル領域を介して流れる電流を制御するトランジスタ作用を行う第3トランジスタ手段(14、64)とを備え、 前記第1、第2及び第3の半導電性チャンネル領域は直列に接続されている、集積回路メモリ用メモリセル。
IPC (6件)：
H01L 21/8247
, G11C 11/22
, G11C 16/02
, H01L 27/10 451
, H01L 29/788
, H01L 29/792
H01L 29/78 371
, G11C 11/22
, H01L 27/10 451
, G11C 17/00 307 Z
