特許
J-GLOBAL ID：200903017301898032
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-334190
公開番号（公開出願番号）：特開平7-201985
出願日： 1993年12月28日
公開日（公表日）： 1995年08月04日
要約：
【要約】【目的】本発明は、上下の配線層の相互間に誘電率の異なる複数の絶縁膜を積層してなる半導体装置の製造方法において、誘電率の増大にともなう配線間容量の変動を阻止できるようにすることを最も主要な特徴とする。【構成】たとえば、Si-F結合基およびSi-OH結合基を多く含有してなる第1の絶縁膜14を、第1の金属配線13を含むSiO2 絶縁膜12上に成膜する。また、連続した処理にて、その第1の絶縁膜14上に、それよりも少ない量のSi-F結合基を含有してなる第2の絶縁膜15を成膜する。そして、この第2の絶縁膜15のみを、上記第1の絶縁膜14が表面に露出しないようにエッチングして平坦化する。こうして、第1の絶縁膜14が外気にさらされないように第2の絶縁膜15で保護することで、吸湿により第1の絶縁膜14の誘電率が増大するのを防ぐ構成となっている。
請求項（抜粋）：
多層構造とされた上下の配線層の相互間に誘電率の異なる複数の絶縁膜を積層してなる半導体装置の製造方法において、前記下層側の配線上に誘電率の低い第1の絶縁膜を形成する工程と、この第1の絶縁膜の上面を外気にさらすことなく、その上部に前記第1の絶縁膜よりも誘電率の高い第2の絶縁膜を形成する工程と、この第2の絶縁膜を、前記第1の絶縁膜を表面に露出させることなく平坦化する工程とからなることを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/90 J
, H01L 21/94 Z
