特許

J-GLOBAL ID：200903017316831600

多孔質膜を用いた半導体基板の作製法および半導体装置

発明者： 宮澤 誠一 ,  奥田 昌宏 ,  江崎 琢
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 福森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-228215
公開番号（公開出願番号）：特開2003-045798
出願日： 2001年07月27日
公開日（公表日）： 2003年02月14日
要約：

【要約】【課題】 本発明は、これまでに量産されている基板、Si、GaAs、GaP、InPなどと格子定数が異なっている半導体膜でも、欠陥の少ない良質の半導体材料を形成する方法、および構成を提供するものである。【解決手段】 本発明は、基板上に基板とは格子定数の異なる層を含んだ第一の半導体層を作製する工程と、該第一の半導体層の表面に多孔質層を形成する工程と、該多孔質上に多孔質化する前の該第一の半導体層表面の格子定数と同じ第二の半導体層を積層する工程を含むことを特徴とする。

請求項（抜粋）：

基板上に基板とは格子定数の異なる層を含んだ第一の半導体層を作製する工程と、該第一の半導体層の表面に多孔質層を形成する工程と、該多孔質上に多孔質化する前の該第一の半導体層表面の格子定数と同じ第二の半導体層を積層する工程を含むことを特徴とする半導体基板の作製法。

IPC (5件)：

H01L 21/20 ,  C30B 29/40 502 ,  H01L 21/203 ,  H01L 21/205 ,  H01L 21/306

FI (5件)：

H01L 21/20 ,  C30B 29/40 502 K ,  H01L 21/203 M ,  H01L 21/205 ,  H01L 21/306 C

Fターム (38件)：

4G077AA03 ,  4G077BE47 ,  4G077DA05 ,  4G077FJ03 ,  4G077HA12 ,  4G077SC12 ,  5F043AA16 ,  5F043DD14 ,  5F043GG10 ,  5F045AA04 ,  5F045AA05 ,  5F045AB12 ,  5F045AB17 ,  5F045AB18 ,  5F045AC01 ,  5F045AC08 ,  5F045AD08 ,  5F045AD10 ,  5F045AF03 ,  5F045AF04 ,  5F045AF19 ,  5F045BB12 ,  5F045CA12 ,  5F045DA54 ,  5F045DA58 ,  5F045DA60 ,  5F045EB15 ,  5F045HA04 ,  5F052HA01 ,  5F052JA07 ,  5F052KA01 ,  5F103AA05 ,  5F103DD01 ,  5F103DD11 ,  5F103GG01 ,  5F103HH03 ,  5F103PP06 ,  5F103RR06