特許

J-GLOBAL ID：200903017321563835

複数の金属層を積層した半導体素子

発明者： 丁 英 洙 ,  韓 成 基 ,  丁 炯 碩 ,  李 炯 益
出願人/特許権者： 三星電子株式会社
代理人 (6件)： 八田 幹雄 ,  奈良 泰男 ,  宇谷 勝幸 ,  藤田 健 ,  都祭 正則 ,  長谷川 俊弘
公報種別：公開公報
出願番号（国際出願番号）：特願2007-012011
公開番号（公開出願番号）：特開2007-208256
出願日： 2007年01月22日
公開日（公表日）： 2007年08月16日
要約：

【課題】CET特性及び絶縁特性を向上させた半導体素子を提供する。【解決手段】基板110と、基板110上に積層され、高誘電体物質から形成されるゲート酸化膜120と、ゲート酸化膜120上に積層され、ゲート酸化膜120と同種金属の窒化物から形成される第1金属層131と、第1金属層131上に積層される第2金属層132と、第2金属層132上に積層される第3金属層133と、第3金属層133上に積層され、第1金属層131〜第3金属層133と共にゲート電極を形成する物質層140と、を含んでいる。これにより、半導体素子のゲート酸化膜と金属層間の化学的な反応により発生するCET特性の低下および電流の漏れなどを防止することで半導体素子の絶縁特性を向上させることができる。【選択図】図2

請求項（抜粋）：

基板と、 前記基板上に積層され、高誘電体物質から形成されるゲート酸化膜と、 前記ゲート酸化膜上に積層され、前記ゲート酸化膜と同種金属の窒化物から形成される第1金属層と、 前記第1金属層上に積層される第2金属層と、 前記第2金属層上に積層される第3金属層と、 前記第3金属層上に積層され、前記第1金属層〜第3金属層と共にゲート電極を形成する物質層と、 を含むことを特徴とする半導体素子。

IPC (3件)：

H01L 29/78 ,  H01L 29/423 ,  H01L 29/49

FI (2件)：

H01L29/78 301G ,  H01L29/58 G

Fターム (37件)：

4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB28 ,  4M104BB29 ,  4M104BB30 ,  4M104BB31 ,  4M104BB32 ,  4M104BB33 ,  4M104BB36 ,  4M104CC05 ,  4M104EE03 ,  4M104EE14 ,  4M104FF13 ,  5F140AA00 ,  5F140AA24 ,  5F140BA01 ,  5F140BD13 ,  5F140BE09 ,  5F140BE10 ,  5F140BF10 ,  5F140BF11 ,  5F140BF20 ,  5F140BF22 ,  5F140BF24 ,  5F140BF27 ,  5F140BF28 ,  5F140BF30 ,  5F140BF38 ,  5F140BG27 ,  5F140BG28 ,  5F140BG30