特許
J-GLOBAL ID：200903017327949212
交換機のリセット回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐々木 宗治 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-044727
公開番号（公開出願番号）：特開平6-261350
出願日： 1993年03月05日
公開日（公表日）： 1994年09月16日
要約：
【要約】【目的】 電圧検出・リセット回路の基準電圧又は電圧変換部が作成する電源電圧が各ユニット間で、相違しても、簡単な構成で同じタイミングでリセット状態にさせることを目的とする。【構成】 CPU部107及びメモリ部207をユニット構成にした交換機において、CPU部107が搭載された第1のユニットのリセット回路110とメモリ部207を搭載した第2のユニットのリセット回路210は、そのユニットの電圧変換部101又は電圧変換部201の出力電圧が所定の基準電圧以下のときに、第1のユニットの電圧検出・リセット器103又は第1のユニットの電圧検出・リセット器203のリセット信号に基づいてCPU部107とメモリ部207をリセット状態にする。
請求項（抜粋）：
少なくとも、負荷として演算部を有する第1のユニットと、負荷として該第1のユニットの演算部からの命令に基づいてデータの格納又はデータの読出しがなされるメモリ部を備えた第2のユニットとを有する交換機において、主電源の電源電圧を変換して負荷に印加する電圧変換部と、前記電圧変換部の出力電圧が所定の基準電圧以下のときは、リセット信号を出力する電圧検出・リセット器と、前記リセット信号を入力すると、負荷にリセット信号を出力するリセット回路とが前記第1のユニット及び第2のユニットにそれぞれ備えられ、前記第1のユニットのリセット回路は、前記第1のユニットの電圧検出・リセット器からのリセット信号又は前記第2のユニットのリセット信号の発生に伴って、リセット信号を前記演算部に出力し、前記第2のユニットのリセット回路は、前記第1のユニットのリセット信号又は第2のユニットのからの電圧検出・リセット器のリセット信号に伴ってリセット信号を前記メモリ部に送出することを特徴とする交換機のリセット回路。
IPC (3件)：
H04Q 3/545
, G06F 1/24
, H04M 3/22
