電力用半導体装置の製造方法およびリードフレーム

発明者： ,
出願人/特許権者：
代理人 (1件)：吉田茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-256056
公開番号（公開出願番号）：特開平9-102571
出願日： 1995年10月03日
公開日（公表日）： 1997年04月15日
要約：

【要約】【課題】電力用半導体チップの放熱性に優れ、かつ制御用半導体チップの高機能化、多ピン化、微細パッケージ化に対応した電力用半導体装置の製造方法を提供するとともに、組立自動化を容易にするリードフレームを提供する。【解決手段】パワー回路用リードフレーム20のタイバー201の、リード203および204の外側からそれぞれ接合体205が垂直に延在し、それらに対向するように制御回路用リードフレーム30のタイバー301の、リード303および307の外側からそれぞれ接合体308が垂直に延在している。そして、装置中央部において接合体205の接合体先端部205aは、接合体308の接合体先端部308aの裏面側に接合している。

請求項（抜粋）：

電力用半導体素子と、該電力用半導体素子を制御する制御用半導体素子とが同一パッケージ内に内蔵された電力用半導体装置の製造方法であって、(a)第1のタイバーから1方向に延在し、前記電力用半導体素子を搭載する電力用半導体素子搭載領域を有する第1のリードを含む電力用リード群および、前記第1のタイバーの前記電力用リード群の側方に形成され、前記電力用リード群と同じ方向に延在する少なくとも1以上の第1の接合体を備えたパワー回路用リードフレームを準備する工程と、(b)第2のタイバーから1方向に延在し、前記制御用半導体素子を搭載する制御用半導体素子搭載領域を有する第2のリードを含む制御用リード群および、前記第2のタイバーの前記制御用リード群の側方に形成され、前記制御用リード群と同じ方向に延在する少なくとも1以上の第2の接合体を備える制御回路用リードフレームを準備する工程と、(c)前記パワー回路用リードフレームおよび前記制御回路用リードフレームを、前記電力用リード群および前記制御用リード群が対向するように配置し、前記第1および第2の接合体の先端部を接合して前記パワー回路用リードフレームおよび前記制御回路用リードフレームを一体化する工程と、(d)前記電力用半導体素子を前記電力用半導体素子搭載領域に搭載し、電力用リード群との電気的接続を行う工程と、(e)前記制御用半導体素子を前記制御用半導体素子搭載領域に搭載し、制御用リード群との電気的接続を行う工程と、(f)樹脂封止により前記電力用半導体素子、前記電力用半導体素子を同一パッケージ内に収納する工程とを備え、前記パワー回路用リードフレームおよび前記制御回路用リードフレームを前記工程(c)により一体化した状態で前記工程(d)〜(f)を行うことを特徴とする電力用半導体装置の製造方法。

IPC (3件)：

H01L 23/50 , H01L 25/07 , H01L 25/18

FI (2件)：

H01L 23/50 K , H01L 25/04 C

前のページに戻る