バーチカル・ヘテロ接合バイポーラ・トランジスタおよびその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：合田潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-076056
公開番号（公開出願番号）：特開平7-335663
出願日： 1995年03月31日
公開日（公表日）： 1995年12月22日
要約：

【要約】【目的】薄SOI基板上のデバイス集積のためのSiGe-HBT構造を提供する。【構成】 MOSのようなデバイス構造において、エミッタ領域6およびベース領域5は垂直方向であり、コレクタ・コンタクト8は横方向である。これは、SiGeベースの集積を可能とし、デバイス容量を減少させ、トランジスタは、SOI BiCMOS技術により、完全に空乏化されたCMOSと組み合わせることができる。

請求項（抜粋）：

ラテラル・コレクタ・コンタクトを有するバーチカル・ヘテロ接合バイポーラ・トランジスタの製造方法にして、シリコン・オン・絶縁体(SOI)基板を設け、コレクタ層とエミッタ層との間にベース層を備えたエピタキシャル層を、上記SOI基板上に形成し、上記エピタキシャル層と上記SOI基板のシリコン層を該SOI基板の酸化層までエッチングして、デバイス領域を形成し、上記デバイス領域のエッジに誘電体スペーサを形成し、上記SOI基板の全体上に誘電体膜を備えるポリシリコン層を堆積し、該誘電体膜とポリシリコン層の部分をエッチングして、上部に誘電体を持ったポリシリコンのストライプを形成し、上記ストライプの一方の側に上記エピタキシャル層をエッチングおよびドーピングして、コレクタ・コンタクト・リンクを形成し、上記ストライプの各々の側に沿って誘電体側壁スペーサを形成し、上記ストライプの一方の側のスペーサが、上記エピタキシャル層とポリシリコン層との一方の側に当接し、上記ストライプの他方の側のスペーサが、上記ポリシリコン層の他方の側に当接し、上記ストライプの一方の側の上記シリコンとエピタキシャル層とをドーピングして、コレクタ・コンタクトを形成し、上記ストライプの他方の側の上記シリコンとエピタキシャル層とをドーピングして、ベース・コンタクトを形成し、上記ポリシリコン層から上記誘電体膜を除去して、上記ストライプの上面にエミッタ・コンタクトを露出させる、ことを特徴とするバーチカル・ヘテロ接合バイポーラ・トランジスタの製造方法。

IPC (6件)：

H01L 21/331 , H01L 29/73 , H01L 21/8236 , H01L 27/088 , H01L 27/12 , H01L 29/165

FI (3件)：

H01L 29/72 , H01L 27/08 311 B , H01L 29/165

引用特許：

審査官引用 (15件)

半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-002192 出願人：富士通株式会社
自己整合型バイポーラトランジスタ製造方法
公報種別：公開公報出願番号：特願平3-236557 出願人：テキサスインスツルメンツインコーポレイテツド
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平3-256020 出願人：キヤノン株式会社

全件表示

前のページに戻る