特許

J-GLOBAL ID：200903017335378054

全加算回路

発明者： 高橋 博
出願人/特許権者： 日本テキサス・インスツルメンツ株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平6-024275
公開番号（公開出願番号）：特開平7-234777
出願日： 1994年02月22日
公開日（公表日）： 1995年09月05日
要約：

【要約】【目的】 低い電源電圧、少ない消費電力で高速に動作し、しかも半導体素子上に占める面積が小さい全加算回路を提供する。【構成】 全加算回路1の和信号算出回路10は、入力信号A,B、および、キャリー入力信号Cの加算演算処理を行って和信号Sout を出力する。キャリー信号算出回路16は、入力信号A,B、および、キャリー入力信号Cの論理値の組み合わせに対応するキャリー出力信号Cout を出力する。和信号算出回路10は加算信号生成回路12および和信号生成回路14から構成される。加算信号生成回路12は、入力信号A,BについてXOR論理演算を行う。和信号生成回路14は、加算信号生成回路12のXOR論理演算の結果およびキャリー入力信号Cに基づいて、入力信号A,B、および、キャリー入力信号Cの全加算演算の結果を和信号Sout として出力する。

請求項（抜粋）：

第1の入力信号の論理値に従って、第2の入力信号を通過させ、または、阻止する第1の信号通過手段と、前記第1の信号通過手段が前記第2の入力信号を阻止する場合に、前記第1の入力信号、および、前記第2の入力信号の論理値の組み合わせに対応する論理値を選択し、前記第1の信号通過手段が通過させた前記第2の入力信号、または、該選択した論理値を加算信号として出力する第1の信号選択手段と、前記加算信号、および、キャリー入力信号に基づいて、前記第1の入力信号、第2の入力信号、および、該キャリー入力信号の全加算の結果を算出して和信号として出力する和信号生成手段と、前記第1の入力信号、前記第2の入力信号、および、前記キャリー入力信号の論理値の組み合わせに対応するキャリー出力信号を生成するキャリー生成手段とを有する全加算回路。

引用特許：

審査官引用 (1件)

• 特開昭59-211138