特許

J-GLOBAL ID：200903017370004205

半導体メモリ装置

発明者： 見冨 裕 ,  渋谷 敏
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-132871
公開番号（公開出願番号）：特開2001-312891
出願日： 2000年04月27日
公開日（公表日）： 2001年11月09日
要約：

【要約】【課題】書込みが特定のメモリブロックに偏らないようにし且つデータの書込み中に処理が中断してもデータの消失を防止することができる半導体メモリ装置を提供する。【解決手段】ブロック消去型フラッシュメモリ1で、メモリブロック2A〜2Eに、データ書込みエリア3A〜3Eと管理ステータス書込みエリア4A〜4Eを有し、エリア4A〜4Eに、書込データ特定データIDとデータ書込メモリブロックの消去回数を示す消去カウンタと同一データIDで書込データの時系列的順番を示す書込みステータスとが書込まれ、プロセッサ10で新たなデータを書込む際に、書込みステータスが書込み可能を示し且つ消去カウンタが最小を示すメモリブロックを消去した後に、新たなデータ及び管理ステータスを書込み、他のメモリブロックの内の同一データIDを含む管理ステータスを更新する。

請求項（抜粋）：

消去単位のメモリブロックを複数有し、各メモリブロックにデータ書込みエリアのほかに管理ステータス書込みエリアを有し、各管理ステータス書込みエリアに、前記データ書込みエリアに書込むデータを特定するデータIDと、データを書込むメモリブロックの消去回数を示す消去カウンタと、同一データIDにおいて書込まれたデータの時系列的順番を示す書込みステータスとが管理ステータスとして書込まれるブロック消去型フラッシュメモリと、新たなデータを書込む際に、前記複数のメモリブロックの内、前記管理ステータスにおいて前記書込みステータスが書込み可能を示し且つ前記消去カウンタが最小を示すメモリブロックを、消去した後に、そのメモリブロックに対して新たなデータ及び管理ステータスを書込み、他のメモリブロックの内の同一データIDを含む管理ステータスを更新するプロセッサとを備えてなることを特徴とする半導体メモリ装置。

IPC (3件)：

G11C 16/02 ,  G06F 12/02 510 ,  G06F 12/16 340

FI (6件)：

G06F 12/02 510 A ,  G06F 12/16 340 P ,  G11C 17/00 601 C ,  G11C 17/00 601 B ,  G11C 17/00 601 E ,  G11C 17/00 601 P

Fターム (17件)：

5B018GA04 ,  5B018HA23 ,  5B018KA15 ,  5B018KA18 ,  5B018MA40 ,  5B018NA06 ,  5B018PA10 ,  5B018QA15 ,  5B025AD04 ,  5B025AD08 ,  5B025AE01 ,  5B025AE05 ,  5B025AE08 ,  5B060AA02 ,  5B060AA14 ,  5B060CA11 ,  5B060MM14