特許

J-GLOBAL ID：200903017376384832

GTOサイリスタのゲート駆動回路

発明者： 長谷部 孝弥
出願人/特許権者： 日新電機株式会社
代理人 (1件)： 江原 省吾 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-088292
公開番号（公開出願番号）：特開平6-303120
出願日： 1993年04月15日
公開日（公表日）： 1994年10月28日
要約：

【要約】【目的】 オン期間中の逆バイアス用抵抗4による抵抗損失を防止し、GTOサイリスタのゲート駆動回路16の効率UPを図る。【構成】 オン駆動はハイゲート電流形成回路8により、一定時間、ゲートにハイゲート電流を流してターンオンさせ、その後オン期間中、定常ゲート電流形成回路7によりゲートに定常ゲート電流を流してオンを維持する。また、オフ駆動はオフゲート電流形成回路12によりゲートに逆方向のオフゲート電流を流してターンオフさせ、その後オフ期間中、ゲートに逆バイアスを印加させる。オフ時逆バイアス形成回路17の分割電圧形成用抵抗R4にスイッチ素子S4を接続して、これをオン信号の発生又はオフ信号の発生に対応させて作動し、逆バイアス用分割抵抗R4をオン期間中、オフ側直流電源5から切放す。

請求項（抜粋）：

オン回路側はゲート、カソード間にオン回路側直流電源に接続された、抵抗R1を有した定常ゲート電流形成回路と、抵抗R2を有し信号の発生毎に一定時間作動するハイゲート電流形成回路とが形成され、オン信号の発生毎に、オン信号発生初期の一定時間、GTOサイリスタのゲートにハイゲート電流を流すと共に、その後は一定の定常ゲート電流を流してオン駆動させ、オフ回路側はゲート、カソード間に接続された逆バイアス用抵抗R3とこの抵抗R3の両端にオフ回路側直流電源に接続された分割電圧形成用抵抗R4とを有したオフ時逆バイアス電圧形成回路と、前記抵抗R4の両端に接続され信号の発生毎に一定時間作動して前記抵抗R4を短絡させるオフゲート電流形成回路とが形成され、オフ信号の発生直後の一定時間、GTOサイリスタのゲートにオフゲート電流を流し、その後はゲートに逆バイアス電圧を付与してオフ駆動させるようにしたGTOサイリスタのゲート駆動回路であって、前記分割電圧形成用抵抗R4にスイッチ素子を接続し、このスイッチ素子を前記オン信号の発生又はオフ信号の発生に対応させて作動させ、GTOサイリスタのオン駆動中は前記スイッチ素子を開成すると共に、オフ駆動中前記スイッチ素子を閉成するようにしたことを特徴とするGTOサイリスタのゲート駆動回路。

IPC (3件)：

H03K 17/732 ,  H02M 1/06 ,  H03K 17/73

FI (2件)：

H03K 17/73 B ,  H03K 17/73 A