特許

J-GLOBAL ID：200903017400508831

半導体装置

発明者： 三原 雅章
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-231373
公開番号（公開出願番号）：特開平8-097366
出願日： 1994年09月27日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】 寄生バイポーラトランジスタが順バイアスされずリーク電流が非常に少ない整流回路を得る。【構成】 ノードn1がノードn2より高い電位にあるとき、P型電界効果トランジスタP1はオフ状態、P型電界効果トランジスタP2はオン状態となり、P型電界効果トランジスタP2を通じてノードn1の電位がノードn3に伝えられる。逆に、ノードn2ノードn1より高い電位にあるとき、P型電界効果トランジスタP1はオン状態、P型電界効果トランジスタP2はオフ状態となり、P型電界効果トランジスタP1を通じてノードn2の電位がノードn3に伝えられ、N型ウェル100の電位を高電位にし、寄生バイポーラトランジスタが順バイアスが防止される。

請求項（抜粋）：

第1導電型半導体基板と、前記第1導電型半導体基板上に形成された第2導電型不純物領域と、前記第2導電型不純物領域上に形成された前記第1導電型第1電界効果トランジスタとを含み、前記第1導電型第1電界効果トランジスタの一方電極が第1電位に接続され、他方電極および制御電極が第2電位に接続され、前記第2導電型不純物領域上に形成され、前記第1および第2電位のうちの高いほうの電位を選択的に前記第2導電型不純物領域に印加する選択的印加手段を含む半導体装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H03L 7/093

FI (2件)：

H01L 27/04 B ,  H03L 7/08 E