特許
J-GLOBAL ID:200903017405043632
縦型半導体装置
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
長谷 照一
公報種別:公開公報
出願番号(国際出願番号):特願平4-013835
公開番号(公開出願番号):特開平5-206471
出願日: 1992年01月29日
公開日(公表日): 1993年08月13日
要約:
【要約】【目的】 縦型半導体装置の耐圧特性を向上させる。【構成】 N型半導体基板10の表面に選択的にフィールド絶縁膜12と、その下側にP型フィールド領域13を形成する。基板10の表面にゲート絶縁膜15を設け、同ゲート絶縁膜上の所定位置にゲート電極16を設ける。基板10の表面にP型ボディ領域17をフィールド領域13に結合するように形成する。ボディ領域17の一部にN型の不純物を拡散してソース領域18を設ける。基板10の表面を被覆する層間絶縁膜19を設け、ソース領域18に接続したソース電極と、フィールド領域13に接続したフィールド電極と、基板10の裏面に接続したドレイン電極とを設ける。ドレイン電極に高電圧が印加されたときにボディ領域およびフィールド領域から広がる空乏層Kが確実につながるため、ボディ領域の接合部分における表面降伏が確実に防止される。
請求項(抜粋):
第1導電型を備えてドレイン領域を構成する矩形状の半導体基板の表面から内部に選択的に第2導電型の不純物を拡散することにより設けられた複数のボディ領域と、同ボディ領域の一部に第1導電型の不純物を拡散することにより設けられた複数のソース領域と、前記半導体基板の表面にて前記ソース領域から前記ドレイン領域にかけて選択的に設けられたゲート絶縁膜と、同ゲート絶縁膜上に選択的に設けられたゲート電極と、同ゲート電極の形成された半導体基板の表面に選択的に設けられた層間絶縁膜と、前記ソース領域に接続されるとともに各ソース領域間を接続して設けられたソース電極と、前記半導体基板の裏面に設けられたドレイン電極とを備えた複数の縦型電界効果トランジスタを設けると共に、前記半導体基板の周縁部の近傍に設けられた前記縦型電界効果トランジスタの同周縁部側の前記ドレイン領域にて同半導体基板の表面に選択的に設けられたフィールド絶縁膜と、同フィールド絶縁膜の下側に第2導電型の不純物を拡散することにより設けられたフィールド領域と、同フィールド領域に接続して設けられたフィールド電極とを備えた縦型半導体装置において、前記半導体基板の周縁部の近傍に設けられた前記電界効果トランジスタの前記ボディ領域と前記フィールド領域とを各端部にて結合させたことを特徴とする縦型半導体装置。
FI (2件):
H01L 29/78 321 S
, H01L 29/78 321 K
引用特許:
審査官引用 (2件)
-
特開昭60-249367
-
特開昭61-285764
前のページに戻る