特許

J-GLOBAL ID：200903017418840850

III-V族化合物半導体薄膜の形成方法

発明者： 恵下 隆 ,  山田 雅雄 ,  高崎 金剛
出願人/特許権者： 富士通株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平5-233413
公開番号（公開出願番号）：特開平7-094409
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：

【要約】【目的】基板上にIII-V族化合物半導体薄膜を結晶性よくヘテロエピタキシャル成長させ、III-V族化合物半導体薄膜に形成する素子の歩留りを向上することができるIII-V族化合物半導体薄膜の形成方法を提供することを目的とする。【構成】第1の装置を用い、H2 流量5〜50SLM 、圧力50〜760Torr、基板温度950〜1050°Cで、Si基板14表面の自然酸化膜30をH2 還元により除去し(第1の工程)、基板温度約450°Cで、Si基板14上にAs薄膜32を数nm〜数十nmの膜厚に蒸着し(第2の工程)、第2の装置を用い、圧力76Torr、H2 流量5〜15SLM 、基板温度約700°Cで、Si基板14上のAs薄膜32を除去し(第3の工程)、AsH3 及びTMGを用いて、Si基板14上にGaAsバッファ薄膜34及びGaAs薄膜36を順にヘテロエピタキシャル成長させる(第4の工程)。

請求項（抜粋）：

第1の装置を用い、還元雰囲気中又は真空中において基板を加熱し、前記基板表面の酸化被膜を除去する第1の工程と、前記酸化被膜を除去した後、前記第1の装置を用い、前記基板上にV族元素薄膜を形成する第2の工程と、前記第1の装置と異なる第2の装置を用い、前記基板上の前記V族元素薄膜を除去する第3の工程と、前記V族元素薄膜を除去した後、前記第2の装置にIII 族元素及びV族元素を供給し、前記基板上にIII-V族化合物半導体薄膜を成長させる第4の工程とを有することを特徴とするIII-V族化合物半導体薄膜の形成方法。

IPC (3件)：

H01L 21/20 ,  H01L 21/203 ,  H01L 21/205