特許

J-GLOBAL ID：200903017425111448

プロセッサ

発明者： 高 野 裕 之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 吉武 賢次 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-138556
公開番号（公開出願番号）：特開2002-333977
出願日： 2001年05月09日
公開日（公表日）： 2002年11月22日
要約：

【要約】【課題】 CPIによる性能向上とクロック周波数による性能向上とを適宜選択する。【解決手段】 データメモリ700の出力710、演算器600の出力610をレジスタ400をバイパスさせて直接データメモリ700や演算器600に戻すバイパス経路、あるいは演算器600内におけるキャリー先見回路CL2はプロセッサの動作周波数を律速する経路となり得るが、この経路を伝わる信号がプロセッサの動作にとって有効でない場合には、その信号が動作に影響を与えないようにすることで、CPIを落とすことなくプロセッサの周波数を向上させることが可能となる。

請求項（抜粋）：

プロセッサにおいて、前記プロセッサの動作周波数の向上を制限する周波数律速信号伝搬経路と、前記プロセッサの動作に有効な信号が前記周波数律速信号伝搬経路を伝搬する第1の動作モードと、前記プロセッサの動作に有効な信号が前記周波数律速信号伝搬経路を伝搬しない第2の動作モードのいずれかを設定する動作モード設定部と、前記動作モード設定部に前記第2の動作モードが設定された場合、前記周波数律速信号伝搬経路を伝搬した信号が前記プロセッサの動作に与える影響を阻止する信号影響阻止部と、第1のクロックを発生する第1のクロック供給部と、前記第1のクロックより周波数が高い第2のクロックを発生する第2のクロック供給部と、前記動作モード設定部に前記第1の動作モードが設定された場合に第1のクロックを選択し、前記第2の動作モードが設定された場合に前記第2のクロックを選択して出力するクロック切替部と、を備えることを特徴とするプロセッサ。

IPC (4件)：

G06F 9/30 330 ,  G06F 1/08 ,  G06F 9/38 310 ,  G06F 15/78 510

FI (4件)：

G06F 9/30 330 B ,  G06F 9/38 310 E ,  G06F 15/78 510 P ,  G06F 1/04 320 A

Fターム (12件)：

5B013AA01 ,  5B013AA11 ,  5B013CC01 ,  5B033AA01 ,  5B033AA13 ,  5B033BC01 ,  5B062GG10 ,  5B062HH02 ,  5B079BB10 ,  5B079BC03 ,  5B079DD08 ,  5B079DD20