特許
J-GLOBAL ID:200903017425322996
強誘電体トランジスタおよびその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
大垣 孝
公報種別:公開公報
出願番号(国際出願番号):特願平9-089773
公開番号(公開出願番号):特開平10-284624
出願日: 1997年04月08日
公開日(公表日): 1998年10月23日
要約:
【要約】【課題】 強誘電体トランジスタを構成する強誘電体膜のキャパシタ容量を低減させる。【解決手段】 下地14のゲート電極領域28の上に、ゲート絶縁膜18、下部電極20、強誘電体膜22および上部電極24が順次に積層したゲート電極26を具えている。そして、強誘電体膜22の下部電極20との接合部分44における面積を、強誘電体膜22の上部電極24との接合部分46における面積に比べて小さくしてある。
請求項(抜粋):
ゲート電極領域にゲート絶縁膜、下部電極、強誘電体膜および上部電極が順次に積層したゲート電極を具える強誘電体トランジスタにおいて、前記強誘電体膜の前記下部電極との接合部分における面積を該強誘電体膜の前記上部電極との接合部分における面積に比べて小さくしてあることを特徴とする強誘電体トランジスタ。
IPC (5件):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
, H01L 27/10 451
FI (3件):
H01L 29/78 371
, H01L 27/10 451
, H01L 27/10 434
前のページに戻る