特許

J-GLOBAL ID：200903017429134019

半導体チップの製造方法

発明者： 三好 彰
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2003-062053
公開番号（公開出願番号）：特開2004-273737
出願日： 2003年03月07日
公開日（公表日）： 2004年09月30日
要約：

【課題】半導体チップの表裏面縁部分にチッピングが発生する確率を低減し、後の工程で半導体チップにクラックが発生する確率を低減したい。【解決手段】ダイシングブレードを利用したハーフカット方式の分割工程を、シリコンウェハ2の表面及び裏面の両方から行う(図1(a)〜(d))。その際に使用するダイシングブレード1の刃の部分は、その先端部から半径方向内側に行くに従って徐々に厚さが増す形状とする。若しくは、ウェハの表面側からスクライブラインを触刻するエッチング処理と、ウェハの裏面側からスクライブラインを触刻するエッチング処理とを行うことによりウェハを分割して複数の半導体チップを製造する。【選択図】 図1

請求項（抜粋）：

ウェハを分割して複数の半導体チップを製造する方法であって、 ダイシングブレードによって、前記ウェハの表面側からスクライブラインに沿って切削する切削処理と、前記ウェハの裏面側からスクライブラインに沿って切削する切削処理との両方を行うことにより前記ウェハを分割して複数の半導体チップを製造することを特徴とする半導体チップの製造方法。

IPC (2件)：

H01L21/301 ,  H01L21/306

FI (3件)：

H01L21/78 F ,  H01L21/78 S ,  H01L21/306 B

Fターム (3件)：

5F043AA02 ,  5F043FF01 ,  5F043GG05