特許

J-GLOBAL ID：200903017432358955

入出力バッファテスト回路

発明者： 寺薗 智文
出願人/特許権者： 日本電気アイシーマイコンシステム株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-338490
公開番号（公開出願番号）：特開平7-198795
出願日： 1993年12月28日
公開日（公表日）： 1995年08月01日
要約：

【要約】【目的】半導体集積回路において、外部端子に接続された入出力バッファの入力レベル電圧VIH/VIL、出力レベル電圧VOH/VOLのテストを簡単に短時間で行う。【構成】外周部の入出力バッファのテスト時にテスト信号入力端子113にテスト信号を入力し、出力端子114〜117の出力を機能ブロック102,103の出力からテスト回路105の出力へ切り換えることにより、入力端子108〜111と出力端子114〜117を入力バッファ118〜121,ラッチ134〜137,出力切り換え回路138〜141,出力バッファ124〜127を介して接続される。

請求項（抜粋）：

外部端子に接続される入力バッファまたは入出力バッファの入力部からの信号を受ける機能ブロック内に設けてあるラッチ手段と、前記入力バッファまたは入出力バッファの入力部からの信号を受けるテスト用のラッチ手段と、前記機能ブロックからの出力と前記テスト用のラッチ手段とからの出力を出力切り換え信号により選択して一方を出力バッファまたは前記入出力バッファの出力部を介して外部端子へ出力する出力切り換え手段と、前記出力切り換え手段の出力切り換え信号を発生する切り換え信号発生手段とを半導体集積回路チップに備えることを特徴とする入出力バッファテスト回路。

IPC (2件)：

G01R 31/28 ,  H03K 19/00