特許
J-GLOBAL ID：200903017443334403
プリント回路板の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
長門 侃二
公報種別：公開公報
出願番号（国際出願番号）：特願平5-121152
公開番号（公開出願番号）：特開平6-334337
出願日： 1993年05月24日
公開日（公表日）： 1994年12月02日
要約：
【要約】【目的】 回路パターンのファイン化が可能で、銅資源を節約でき、生産ラインを水平化することができるプリント回路板の製造方法を提供する。【構成】 銅箔3の厚みが18μm以上である両面銅張積層板1にスルーホール用の穴4を穿設し、この穴4の壁面4aに炭素を主成分とする導電性皮膜5を形成し、両面銅張積層板の表面を研磨したのち、導体回路を形成すべき個所,スルーホールランド部を形成すべき個所、および端子部を形成すべき個所を被覆してエッチングレジストをパターニングし、エッチング処理を施して表面に露出している銅箔部分をエッチング除去し、エッチングレジストを除去したのち、スルーホールランド部を形成すべき個所、および端子部を形成すべき個所を除いた個所を被覆してソルダーレジスト10をパターニングし、ついで、スルーホールランド部8b’,端子部8c’、およびスルーホール用の穴の壁面4aの導電性皮膜5に、銅めっき層6,ニッケルめっき層11、および金めっき層12をこの順序で連続して形成する。
請求項（抜粋）：
銅箔の厚みが18μm以上である両面銅張積層板の所定個所にスルーホール用の穴を穿設する工程;少なくとも前記スルーホール用の穴の壁面に炭素を主成分とする導電性皮膜を形成する工程;前記両面銅張積層板の表面を研磨したのち、前記表面のうち、導体回路を形成すべき個所,スルーホールランド部を形成すべき個所、および端子部を形成すべき個所を被覆してエッチングレジストをパターニングする工程;エッチング処理を施して表面に露出している銅箔部分をエッチング除去する工程;前記エッチングレジストを除去したのち、前記スルーホールランド部を形成すべき個所、および前記端子部を形成すべき個所を除いた個所を被覆してソルダーレジストをパターニングする工程;ならびに、前記スルーホールランド部,端子部、およびスルーホール用の穴の壁面を被覆する前記導電性皮膜に、銅めっき層,ニッケルめっき層、および金めっき層をこの順序で連続して形成する工程;を備えていることを特徴とするプリント回路板の製造方法。
IPC (2件)：
前のページに戻る
