特許

J-GLOBAL ID：200903017450787359

半導体装置及びその製造方法

発明者： 大森 寿朗
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-040551
公開番号（公開出願番号）：特開平11-238697
出願日： 1998年02月23日
公開日（公表日）： 1999年08月31日
要約：

【要約】【課題】 ポリシリコン膜/シリサイド膜の2層膜構造において、界面が安定で抵抗のない導電膜を形成する。【解決手段】 半導体装置の導電膜の形成において、シリコン膜の上の不均一な自然酸化膜をいったん除去した後、酸化性薬液処理により均一で清浄なシリコン酸化膜の薄膜を形成し、その後にシリサイド膜を形成することにより、ポリシリコン/シリサイド膜の2層構造の安定した導電膜を形成する。

請求項（抜粋）：

半導体装置の導電膜の形成において、シリコン膜を形成する工程と、上記シリコン膜の上に酸化性薬液処理によりシリコン酸化膜の薄膜を形成する工程と、上記シリコン酸化膜の薄膜の上にシリサイド膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 21/768 ,  H01L 29/78

FI (3件)：

H01L 21/28 301 D ,  H01L 21/90 A ,  H01L 29/78 301 G