特許

J-GLOBAL ID：200903017456712156

データスライス回路

発明者： 佐々木 仁 ,  藤森 佳久
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-280897
公開番号（公開出願番号）：特開2001-101800
出願日： 1999年10月01日
公開日（公表日）： 2001年04月13日
要約：

【要約】【課題】 データスライス回路において、追従性を損なうことなく、2値化出力(2値化データ)のジッタを低減することを目的とする。【解決手段】 マスク回路8によりコンパレータの2値化出力であるSRF信号5の最小幅よりも短いマスク幅で、このSRF信号5をマスクし、定電流源6の駆動信号幅を制御する。これによって、フィルタ回路7によるアナログ入力信号のDCレベルの変動幅を小さくすることができ、コンパレータ通過後の2値化出力のSRF信号5のジッタを低減することができる。

請求項（抜粋）：

アナログ入力信号を2値化して出力するコンパレータと、前記コンパレータの2値化出力をマスクするマスク回路と、前記マスク回路の出力に応じて駆動される定電流源と、前記定電流源の電流を電圧に変換し前記アナログ入力信号のDCレベルを調整するフィルタ回路とを備え、前記マスク回路によるマスク幅を、前記コンパレータの2値化出力の最小幅よりも短い幅としたことを特徴とするデータスライス回路。

IPC (3件)：

G11B 20/10 321 ,  G11B 7/005 ,  H04N 5/85

FI (3件)：

G11B 20/10 321 A ,  G11B 7/005 B ,  H04N 5/85 Z

Fターム (14件)：

5C052AA04 ,  5C052AB04 ,  5C052CC07 ,  5C052DD04 ,  5C052DD09 ,  5D044BC02 ,  5D044CC04 ,  5D044FG05 ,  5D044GM12 ,  5D090AA01 ,  5D090CC04 ,  5D090DD03 ,  5D090EE14 ,  5D090GG26