特許
J-GLOBAL ID：200903017457941361
半導体パッケージ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-081057
公開番号（公開出願番号）：特開平10-275879
出願日： 1997年03月31日
公開日（公表日）： 1998年10月13日
要約：
【要約】【課題】 特に高消費電力化された半導体素子等を搭載する半導体パッケージにおいて、信号配線の電気特性の向上や配線密度の高密度化等を達成し、さらには製造コストの低減を実現した上で、半導体素子の実装信頼性および放熱フィンの接合信頼性を共に高めることを可能にする。【解決手段】 金属製支持基板2の一方の主面(下面)2a側には、半導体素子搭載部となるセラミックス基板4が接合されている。金属製支持基板2のセラミックス基板4の接合面側には、配線層9aを有する樹脂配線基材10が接合固定されている。半導体素子5はセラミックス基板4に接合され、このセラミックス基板4を介して金属製支持基板2に支持させる。半導体素子5は配線層9aと電気的に接続されている。
請求項（抜粋）：
一方の主面側に半導体素子搭載部となるセラミックス基板が接合された金属製支持基板と、前記金属製支持基板の前記セラミックス基板の接合面側に接合固定され、かつ配線層を有する樹脂配線基材と、前記セラミックス基板を介して前記金属製支持基板に支持され、かつ前記配線層と電気的に接続された半導体素子とを具備することを特徴とする半導体パッケージ。
FI (2件)：
H01L 23/12 J
, H01L 23/12 S
