特許

J-GLOBAL ID：200903017468412913

半導体装置のマーキング方法

発明者： 恒川 義也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-144667
公開番号（公開出願番号）：特開2000-332376
出願日： 1999年05月25日
公開日（公表日）： 2000年11月30日
要約：

【要約】【課題】 チップサイズの小型化を可能にすると共に、製品品質の維持、印字の文字品質を向上させることができるマーキング方法を提供する。【解決手段】 サブストレート基板1の銅パターン部2上にソルダーレジスト12を施し、更にソルダーレジスト上にシルク印刷13を施すと共に、シルク印刷にレーザーマーカ11等によって印字を行なう。

請求項（抜粋）：

ICチップ等をはんだバンプ接合によってサブストレート基板に実装するようにしたものにおいて、上記サブストレート基板の銅パターン部上にソルダーレジストを施すと共に、上記ソルダーレジストに印字するようにしたことを特徴とする半導体装置のマーキング方法。

IPC (3件)：

H05K 3/00 ,  H01L 23/00 ,  H05K 1/02

FI (3件)：

H05K 3/00 P ,  H01L 23/00 A ,  H05K 1/02 R

Fターム (9件)：

5E338AA00 ,  5E338BB63 ,  5E338BB75 ,  5E338DD11 ,  5E338DD18 ,  5E338DD22 ,  5E338EE22 ,  5E338EE33 ,  5E338EE41