特許
J-GLOBAL ID:200903017501177127
半導体装置の製造方法
発明者:
出願人/特許権者:
代理人 (1件):
鈴木 章夫
公報種別:公開公報
出願番号(国際出願番号):特願平4-353705
公開番号(公開出願番号):特開平6-181224
出願日: 1992年12月15日
公開日(公表日): 1994年06月28日
要約:
【要約】【目的】 電界効果トランジスタを含む半導体装置の高集積化を実現する一方で、特性の改善及び信頼性の向上を図る。【構成】 半導体基板(1〜4)上に第1の絶縁膜6を形成し、そのゲート形成部分を開口した後、全面に第2の絶縁膜7を形成し、これを異方性エッチングして第1の絶縁膜の開口内の側面に第2の絶縁膜7を残す。次いで、全面にWSi等の高融点金属8と、Au等の低抵抗金属9を順次積層し、この多層金属膜を選択エッチングしてゲート電極を形成する。その上で、第1の絶縁膜6を除去し、第2の絶縁膜は残し(第2の絶縁膜もエッチングする場合もある)、全面に第3の絶縁膜10を被着した上で、ソース・ドレイン形成部分の半導体基板上にオーミック電極11を形成する。
請求項(抜粋):
半導体基板上に第1の絶縁膜を形成し、そのゲート形成部分を開口する工程と、全面に第2の絶縁膜を形成し、これを異方性エッチングして前記第1の絶縁膜の開口内の側面に第2の絶縁膜を残す工程と、全面に高融点金属と低抵抗金属を順次積層し、この多層金属膜を選択エッチングしてゲート電極を形成する工程と、前記第1及び第2の絶縁膜を除去する工程と、全面に第3の絶縁膜を被着し、かつそのソース・ドレイン形成部分を除去する工程と、露呈された半導体基板上にオーミック電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/338
, H01L 29/812
, H01L 29/48
FI (2件):
H01L 29/80 F
, H01L 29/80 M
引用特許:
審査官引用 (4件)
-
特開昭62-186568
-
特開昭62-177973
-
特開昭61-073377
前のページに戻る