スタック型DRAMおよびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-190509
公開番号（公開出願番号）：特開平7-045718
出願日： 1993年07月30日
公開日（公表日）： 1995年02月14日
要約：

【要約】【目的】記憶ノードの形成のために特殊なプロセスを必要とすることなく、メモリセルの縮小が可能であり、しかも記憶容量の向上を図ることができるスタック型DRAM用メモリセルおよびその製造方法を提供すること。【構成】記憶ノード20,28が、台形状であり、記憶ノード20,28の略中央部に形成されたコンタクトホール26,27を通じて、記憶ノードと駆動トランジスタのソース・ドレイン領域9とが接続してあり、このコンタクトホールの少なくとも上部が、底部側で先細のテーパ形状を有し、このコンタクトホールの内周に、記憶キャパシタを構成するためのキャパシタ用絶縁膜30およびプレート電極層32が入り込んでいる。記憶ノードは、台形状の第1記憶ノード形成層20と、この第1記憶ノード20の表面に形成された第2記憶ノード形成層28とから成り、第2記憶ノード形成層28が、コンタクトホール26,27に入り込み、ソース・ドレイン領域9と記憶ノードとのコンタクトを行っている。

請求項（抜粋）：

各メモリセル毎に設けられた駆動トランジスタと記憶キャパシタとを有し、各記憶キャパシタが、駆動トランジスタの一方のソース・ドレイン領域に接続する記憶ノードと、記憶ノードの表面に形成されたキャパシタ用絶縁膜と、キャパシタ用絶縁膜の表面に形成されたプレート電極層とで構成されるスタック型DRAMであって、上記記憶ノードが、台形状であり、記憶ノードの略中央部に形成されたコンタクトホールを通じて、上記記憶ノードと上記ソース・ドレイン領域とが接続してあり、このコンタクトホールの少なくとも上部が、底部側で先細のテーパ形状を有し、このコンタクトホールの内周に、記憶キャパシタを構成するためのキャパシタ用絶縁膜およびプレート電極層が入り込んでいるスタック型DRAM。

IPC (3件)：

H01L 21/8242 , H01L 27/108 , H01L 21/28

引用特許：

審査官引用 (4件)

特開平1-130556
特開平1-290255
特開平2-146765

全件表示

前のページに戻る