特許

J-GLOBAL ID：200903017539438790

半導体装置及びその製造方法

発明者： 水津 康正 ,  山脇 秀之 ,  塩崎 雅一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-094272
公開番号（公開出願番号）：特開平5-291567
出願日： 1992年04月14日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】本発明の目的はシリサイドを形成する際の金属原子の拡散がゲ-ト酸化膜に影響することのない半導体装置及びその製造方法を提供することである。【構成】半導体基板1上にゲ-ト酸化膜3を形成し、該ゲ-ト酸化膜3上に第一多結晶半導体膜4、膜厚のごく薄い拡散防止膜5及び第二多結晶半導体膜6からなるゲ-ト電極が形成される。その後、シリサイドを形成するに適する金属、例えばチタンを半導体基板1表面に堆積させ、加熱処理を行ない拡散層8及び第二多結晶半導体膜6上に選択的にシリサイド層9を形成する。

請求項（抜粋）：

一導電型の半導体基板と、該半導体基板に形成された反対導電型の拡散層と、上記半導体基板上に形成されるゲ-ト酸化膜と、該ゲ-ト酸化膜上に形成されるゲ-ト電極と、上記拡散層及び上記ゲ-ト電極の各々表面に形成されるシリサイド層とを有する半導体装置において、上記ゲ-ト電極が第一多結晶半導体膜と、該第一多結晶半導体膜上に形成された拡散防止膜と、該拡散防止膜上に形成される第二多結晶半導体膜とからなる積層膜であることを特徴とする半導体装置。

IPC (4件)：

H01L 29/784 ,  H01L 21/28 301 ,  H01L 29/62 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 G ,  H01L 29/78 301 P