特許

J-GLOBAL ID：200903017540507207

半導体装置およびその製造方法

発明者： 大久保 聡
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平11-365547
公開番号（公開出願番号）：特開2001-185548
出願日： 1999年12月22日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 Ta2 O5 膜をゲート絶縁膜として有する半導体装置において、前記Ta2 O5 膜中の酸素欠損を補償し、またこれを結晶化させる熱処理工程の際に前記Ta2 O5 膜とSi基板との界面において生じる酸化膜の形成を最小化し、またチャネルドープ領域中の不純物元素の拡散を最小化する。【解決手段】 前記Ta2 O5 膜中の酸素欠損を補償する熱処理を、NとOとを含む雰囲気中において、紫外光照射により窒素ラジカルと酸素ラジカルとを発生させながら低温で行い、発生した窒素ラジカルによりSi基板表面のダングリングボンドを速やかに終端させ、また発生した酸素ラジカルにより、Ta2 O5 膜中の酸素欠損を補償する。

請求項（抜粋）：

Si基板と、前記Si基板上に形成された高誘電体膜とを含む半導体装置において、前記Si基板は、前記Si基板の表面に、Nの濃集した層状領域を含むことを特徴とする半導体装置。

IPC (2件)：

H01L 21/316 ,  H01L 29/78

FI (2件)：

H01L 21/316 X ,  H01L 29/78 301 G

Fターム (23件)：

5F040DA06 ,  5F040DC01 ,  5F040EC07 ,  5F040EC08 ,  5F040ED01 ,  5F040ED03 ,  5F040EF02 ,  5F040FA17 ,  5F040FA19 ,  5F040FB02 ,  5F040FB05 ,  5F040FC00 ,  5F058BA20 ,  5F058BC03 ,  5F058BC20 ,  5F058BD01 ,  5F058BD05 ,  5F058BD15 ,  5F058BF02 ,  5F058BF73 ,  5F058BF74 ,  5F058BF78 ,  5F058BJ01