特許
J-GLOBAL ID：200903017574268252
デバツグ機能を有する並列処理システム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平3-249569
公開番号（公開出願番号）：特開平5-088933
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】本発明の目的は、並列処理に起因した誤りをチェックすることができる並列処理システムを提供することである。【構成】特定のプログラム実行単位1を指定した場所で停止する第1の停止手段2と、このとき停止情報を他のプログラム実行単位に伝達する手段3と、その停止情報を受け取り、プログラム実行単位を制御する第2の停止手段4から構成される。【効果】並列処理プログラムのデバッグにおいて、有効な位置で全てのプログラムを停止、あるいは制御することができ、デバッグを容易にすることを可能とする。
請求項（抜粋）：
複数のプログラム実行手段と、デバッグ手段とを有する並列処理システムにおいて、プログラム実行手段を指定した場所で停止させる第1の停止手段と、上記プログラム実行手段が停止したことを他のプログラム実行手段に伝達する手段と、上記プログラム実行手段が停止したという情報を受け取ると、上記他のプログラム実行手段がシステムコ-ルを実施するところにおいて、上記他のプログラム実行手段を停止させる第2の停止手段とを有することを特徴とする並列処理システム。
IPC (2件)：
G06F 11/28
, G06F 15/16 450
