特許
J-GLOBAL ID：200903017575638835
パルス幅変調回路
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-047453
公開番号（公開出願番号）：特開平7-015304
出願日： 1994年03月17日
公開日（公表日）： 1995年01月17日
要約：
【要約】【目的】 S/N比及びダイナミックレンジを広く確保しつつ簡単な構成でラジエーションを効果的に抑制することのできるできるパルス幅変調回路を提供する。【構成】 入力端子に供給された入力信号を時間について積分する積分回路10と、その出力側に設けられヒステリシス特性を有する比較回路20と、この比較回路の出力を積分回路の入力に導く帰還手段30と、積分回路と比較回路とを含むループ中に設けられ、比較回路の出力が周波数変調されるように振幅変調を行う振幅変調回路40とを有している。比較回路の出力が振幅変調回路を介して積分回路にフィードバックされるようにしても、積分回路の出力を振幅変調回路で振幅変調した後に比較回路に与えるようにしてもよい。振幅変調回路にはディザ信号が与えられるが、得られるパルス幅変調信号の周波数低下防止する信号を与えることもできる。
請求項（抜粋）：
入力端子と、前記入力端子に供給された入力信号を時間について積分する積分回路と、この積分回路の出力側に設けられ、その入力信号と第1のしきい値と第2のしきい値とを有する比較回路と、この比較回路の出力に接続された出力端子と、前記比較回路の出力を前記積分回路の入力に導く帰還手段と、前記積分回路と前記比較回路とを含むループ中に設けられ、前記比較回路の出力が周波数変調されるように振幅変調を行う振幅変調回路とを備えたパルス幅変調回路。
IPC (2件)：
前のページに戻る
