特許

J-GLOBAL ID：200903017632244202

パッケージ状態で直流電圧テスト可能な半導体メモリ装置

発明者： 李 昇 勳 ,  金 泰 ▲しん▼
出願人/特許権者： 三星電子株式会社
代理人 (1件)： 八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-082635
公開番号（公開出願番号）：特開平8-304515
出願日： 1996年04月04日
公開日（公表日）： 1996年11月22日
要約：

【要約】【課題】 パッケージ状態で直流電圧テスト可能な半導体メモリ装置を提供する。【解決手段】 本発明はパッケージ状態で外部と電気的に連結可能な複数のボンディングパッドと、少なくとも一つの内部直流電圧発生手段と、複数のボンディングパッドのうちいずれか一つと前記内部直流電圧発生手段のうちいずれか一つの間に連結され、テストモードでスイッチングオンされ正常モードではスイッチングオフされる少なくとも一つのスイッチング手段と、複数のボンディングパッドのうち二つのボンディングパッドの間に連結されてテストモードで外部から供給されるテスト用駆動信号に応答して前記少なくとも一つのスイッチング手段をオン/オフ制御するスイッチング制御手段とを具備することを特徴とする。

請求項（抜粋）：

パッケージ状態で外部と電気的に連結可能な複数のボンディングパッドと、前記ボンディングパッド中のいずれか一つと連結される少なくとも一つの内部直流電圧発生器と、前記複数のボンディングパッドのうちいずれか一つと前記内部直流電圧発生器との間に連結され、テストモードでスイッチングオンされ正常モードではスイッチングオフされる少なくとも一つのスイッチと、前記複数のボンディングパッドのうち二つのボンディングパッドの間に連結されてテストモードで外部から供給されるテスト用駆動信号に応答して前記スイッチを制御するスイッチング制御手段とを具備することを特徴とするパッケージ状態の直流電圧テスト可能な半導体メモリ装置。

IPC (5件)：

G01R 31/28 ,  G01R 31/26 ,  G11C 29/00 303 ,  H01L 21/66 ,  H01L 27/10 491

FI (7件)：

G01R 31/28 V ,  G01R 31/26 G ,  G11C 29/00 303 A ,  H01L 21/66 E ,  H01L 21/66 F ,  H01L 27/10 491 ,  G01R 31/28 B

引用特許：

審査官引用 (1件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平3-202580   出願人：三菱電機株式会社