特許

J-GLOBAL ID：200903017638157026

SOI基板とその製造方法

発明者： 三谷 清 ,  片山 正健 ,  中澤 一志
出願人/特許権者： 信越半導体株式会社 ,  長野電子工業株式会社
代理人 (1件)： 舘野 公一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-079602
公開番号（公開出願番号）：特開平7-263652
出願日： 1994年03月25日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】 厚肉のSOI層を有するSOI基板のSOI層の主としてOSFからなる結晶欠陥の発生を防止したSOI基板の提供。【構成】 半導体素子形成のための活性層となる第1のシリコンウエーハが格子間酸素濃度16ppma以下のシリコンウエーハであって、その結合面側に熱酸化によってシリコン酸化膜を形成し、第1のシリコンウエーハの該シリコン酸化膜と、支持材となる第2のシリコンウエーハを直接重ね合わせ、高温の結合熱処理をして結合ウエーハを得、結合ウェーハの第1のシリコンウエーハ側を研削、研磨することにより、第2のシリコンウエーハ上にシリコン酸化膜を介して厚さが5μm以上で、OSFのない単結晶シリコン層を有するいわゆる厚物SOI基板を得る。

請求項（抜粋）：

半導体素子を形成するためのSOI層(単結晶シリコン層)となる第1のシリコンウエーハと、それを支持するための台材となる第2のシリコンウエーハとを、シリコン酸化膜を介して結合せしめたSOI基板であって、前記第1のシリコンウエーハの格子間酸素濃度は16ppma以下(JEIDA規格)とし、かつ前記SOI層の厚さは5μm以上で、その全層がDZ(デヌーデッドゾーン)層であることを特徴とするSOI基板。

IPC (4件)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/762

引用特許：

審査官引用 (1件)

• 半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平3-068105   出願人：株式会社日本自動車部品総合研究所