特許
J-GLOBAL ID：200903017644774169
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-212911
公開番号（公開出願番号）：特開平6-060693
出願日： 1992年08月10日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】 冗長救済前に、冗長救済用メモリセル内に不良メモリセルが存在していないかどうかを検査することができるようにする。【構成】 正規メモリセルアレイ1内の不良メモリセルを置き換えるための冗長救済用メモリセル2,3に対して冗長救済用メモリセル検査用デコーダ9が設けられており、この検査用デコーダ9のテスト端子12に活性化信号kが入力すると、正規メモリセルアレイ1の動作が禁止される。ロウアドレス入力端子10からアドレス信号Aとその反転信号aが検査用デコーダ9に入力すると、この信号のレベルに応じて冗長救済用メモリセル2または3を選択する信号i,jと活性化する信号f,gが出力されて冗長救済用メモリセル2または3の検査が行われる。
請求項（抜粋）：
正規のメモリセルアレイに対し、正規メモリセルアレイ内の不良メモリセルを置き換えるための冗長救済用メモリセルが複数併設された半導体記憶装置であって、前記冗長救済用メモリセルを検査するための検査用回路を備えたことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 29/00 301
, G11C 29/00 303
, G11C 11/401
