特許

J-GLOBAL ID：200903017647793423

半導体装置およびその製造方法

発明者： 石井 敦司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 児玉 俊英
公報種別：公開公報
出願番号（国際出願番号）：特願2000-180949
公開番号（公開出願番号）：特開2001-358215
出願日： 2000年06月16日
公開日（公表日）： 2001年12月26日
要約：

【要約】【課題】 シングルダマシンプロセスにおいて、配線幅が0.5μm以上の大きな配線溝においてもCDシフトを抑制でき、配線とホールとが良好なコンタクトを得ることのできる半導体装置およびその製造方法を提供する。【解決手段】 配線溝9形成の際に、配線溝9内の所望の部分に、配線溝9壁と平行にホール6径以上の長さの絶縁膜壁15を設けることにより、ホール6上のみ配線幅を所望の大きさに分割して形成した。

請求項（抜粋）：

半導体基板上に形成された第1の層間絶縁膜と、上記第1の層間絶縁膜に形成された複数のホール内に、第1の金属膜が埋込まれて成る複数のプラグと、上記各プラグ上を覆うように形成された第2の層間絶縁膜と、上記第2の層間絶縁膜の上記各プラグ上に形成された複数の配線溝内に、第2の金属膜が埋込まれて成る配線層とを備えたシングルダマシン構造を有する半導体装置において、上記各配線溝の幅が異なる場合、上記各配線溝の内、他の配線溝の幅より大きな幅を有する配線溝は、上記ホール近傍上に絶縁膜壁を設け、上記大きな幅を有する配線溝を上記ホール近傍上にて分割したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/60 301 ,  H01L 21/3205

FI (3件)：

H01L 21/60 301 P ,  H01L 21/90 B ,  H01L 21/88 T

Fターム (46件)：

5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ19 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK00 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ86 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR21 ,  5F033SS13 ,  5F033TT02 ,  5F033TT04 ,  5F033VV07 ,  5F033XX09 ,  5F044EE08 ,  5F044EE20 ,  5F044EE21