特許
J-GLOBAL ID：200903017658074895
パルス発生回路
発明者：
出願人/特許権者：
代理人 (1件)：
松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平4-050708
公開番号（公開出願番号）：特開平5-260395
出願日： 1992年03月09日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】 周囲温度が変化しても、各CMOSインバータからの基準パルスのパルス幅を一定にするようにして、信号出力の温度変化を軽減させる。【構成】 CMOSインバータ(5A,5B・・・5Y)が多段に接続されたCMOSインバータ列からなる基準パルス発生部6と、基準パルス発生部6からの基準パルス(PA,PB・・・PY)に基いて論理演算を行って駆動パルスP1,P2を発生する駆動パルス発生部7A,7Bとを有するパルス発生回路2において、基準パルス発生部6におけるCMOSインバータ列の初段のCMOSインバータ5Aの出力パルスPAと最終段のCMOSインバータ5Yの出力パルスPYに基いて、制御電圧Vcを出力し、基準パルス発生部6の入力ラインLのバイアスレベルを調整するパルス幅補正回路8を設けて構成する。
請求項（抜粋）：
CMOSインバータが多段に接続された基準パルス発生部と、該基準パルス発生部からの基準パルスに基いて論理演算を行って駆動パルスを発生する駆動パルス発生部とを有するパルス発生回路において、上記基準パルス発生部におけるCMOSインバータ列の前段部の出力と後段部の出力に基いて、上記基準パルス発生部の入力ラインのバイアスレベルを調整するパルス幅補正回路を有することを特徴とするパルス発生回路。
IPC (2件)：
引用特許：
前のページに戻る
