特許
J-GLOBAL ID：200903017668021005
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-016426
公開番号（公開出願番号）：特開2005-209304
出願日： 2004年01月26日
公開日（公表日）： 2005年08月04日
要約：
【課題】本発明は、複数のリファレンス電位を用いる場合において、データ電位の分布に関らず正しくデータ読み出しが可能な半導体記憶装置を提供することを目的とする。【解決手段】半導体記憶装置は、第1リファレンス電位を生成する第1リファレンス回路と、第2リファレンス電位を生成する第2リファレンス回路と、メモリセルと、メモリセルから読み出したデータ電位と第1リファレンス電位とを比較してセンスする第1センスアンプと、データ電位と第2リファレンス電位とを比較してセンスする第2センスアンプを含み、第1センスアンプと第2センスアンプとが協働することによりデータ電位が0又は1であるか判定を行い、第1のリファレンス電位はメモリセルから読み出した0のデータ電位分布の最大値側に位置するよう設定され、第2のリファレンス電位はメモリセルから読み出した1のデータ電位分布の最小値側に位置するよう設定されることを特徴とする。【選択図】図6
請求項（抜粋）：
第1のリファレンス電位を生成する第1のリファレンス回路と、
第2のリファレンス電位を生成する第2のリファレンス回路と、
メモリセルと、
該メモリセルから読み出したデータ電位と該第1のリファレンス電位とを比較してセンスする第1のセンスアンプと、
該メモリセルから読み出した該データ電位と該第2のリファレンス電位とを比較してセンスする第2のセンスアンプ
を含み、該第1のセンスアンプと該第2のセンスアンプとが協働することにより該データ電位が“0”であるか又は“1”であるかの判定を行い、該第1のリファレンス電位は該メモリセルから読み出した“0”のデータ電位の分布の最大値側に位置するように設定され、該第2のリファレンス電位は該メモリセルから読み出した“1”のデータ電位の分布の最小値側に位置するように設定されることを特徴とする半導体記憶装置。
IPC (1件)：
FI (1件)：
引用特許：
前のページに戻る
